如何控制碳化硅(SiC)晶片中的残余应力?
随着宽禁带半导体材料在高功率、高频率和高温电子器件中的应用日益广泛,碳化硅(SiC)晶片作为核心材料,已经成为功率半导体领域的关键基础。可供各类功率半导体用的SiC晶片,具体请咨询我们的销售团队:vp@honestgroup.cn。然而,SiC晶片在制造和应用过程中不可避免地引入残余应力,这种内应力对晶片的机械性能、电学性能以及可靠性产生重要影响,因此对其研究和控制具有重大意义。
1. 碳化硅单晶中残余应力的来源
残余应力通过位错、堆垛层错、晶片形状变化甚至裂纹的形成而释放,所有这些都会对晶体质量产生负面影响。SiC晶体和衬底中残余应力的来源主要分为两部分。首先,不适当的 PVT 生长条件和冷却过程可能导致生长室内温度发生显著变化,从而产生热残余应力;其次,晶片加工方法(例如边缘滚磨、切片和研磨)会引起机械残余应力。
1.1 晶体生长过程中产生的热残余应力
在 PVT法SiC 晶体生长过程中,SiC 粉末被加热到 1800 ℃ 至 2500 ℃ 的极高温度。该晶体生长过程涉及生长室内部的大温度变化,这是产生热残余应力的重要原因。一方面,加热的粉末源在种子表面发生升华和重结晶,导致晶体生长。另一方面,增加温度梯度通常是由于扩大反应室以容纳更大的晶体直径造成的。实验上,大的轴向温度梯度通常意味着快速的晶体生长。然而,第二相夹杂物的存在会影响晶体质量。特别是在大尺寸晶片的制造中,热应力的影响尤为显著。
1.2 晶片加工过程中产生的机械残余应力
加工方法和参数对晶片的表面粗糙度和内应力有显著的影响。常见的晶片加工方法主要有线锯切割、边缘倒角、磨削和抛光。不同的加工方法造成衬底近表层产生较大的残余应力。
切片、研磨等外部机械磨损会造成晶圆加工过程中的表面波动和残余机械应力。线锯切割中,线张力、线类型和进给速率对晶片的残余应力有很大影响。此外,残余应力的另一个重要来源是研磨过程。在研磨过程中,磨粒与衬底表面相互作用,造成表面损伤和应力。不同的磨粒尺寸和研磨速度会导致不同程度的应力。值得注意的是,化学机械抛光 (CMP) 是借助抛光垫和浆料通过化学氧化和机械抛光实现的。CMP 是 SiC 晶片表面平整度控制和残余应力降低的最先进的加工技术。
2. SiC晶片残余应力的测量方法
评估SiC衬底的质量是外延生长和器件制造前的关键步骤。通常,残余应力通过测量目标区域的弹性应变、晶格畸变和折射率来表征。与熔融KOH蚀刻等破坏性缺陷表征方法不同,大多数应力检测方法都是非破坏性的。在线量产需要高分辨率、非破坏性检测技术。常见的应力表征方法包括光弹法、拉曼光谱、X射线衍射(XRD)、中子衍射、形貌法和数值模拟。表1列出了上述方法的优缺点,仅供参考:
表1 不同应力测量方法比较 |
||
方法 | 优势 | 缺点 |
光弹性法 | 速度快 | 分辨率低,无法测量整体结构 |
成本低 | ||
普遍可用 | ||
操作方便 | ||
拉曼光谱 | 速度快 | 有限的表面和薄膜检测 |
精度高 | ||
操作简便 | ||
X射线衍射 | 精度高 | 无法测量集成结构,小部件 |
适用范围广 | ||
普遍可用 | ||
中子衍射 | 深内应力-测量 | 实验室规模系统,昂贵 |
块体晶体-表征 | ||
形貌分析 | 提高渗透力 | 需要专门的设施,昂贵 |
高分辨率应力图 | ||
快速 | ||
数值模拟 | 成本极低 | 细节和准确性有限 |
3. SiC晶片残余应力控制策略
为了减少SiC晶片中的残余应力,需在晶体生长和晶片加工的各个阶段采取有效的控制措施:
(1)优化生长工艺:优化生长晶体的横向温度分布,可以降低晶片的残余应力,提高晶体质量。
(2)改进加工工艺:通过使用精密切割、研磨和抛光技术,可以减少机械加工引入的表面应力。使用高精度的工艺设备和优化加工参数也有助于减少应力。
(3)优化外延层设计:在外延生长中,选择晶格失配较小的外延材料,或通过中间层的引入缓解衬底与外延材料之间的应力。此外,控制外延层厚度和生长速率也能有效降低应力。
(4)退火处理:在晶片制造完成后,通过适当的退火工艺释放晶片中的应力。高温退火可以促进晶格的自发重组,降低内应力。
更多SiC晶片信息或疑问,请来邮咨询:vp@honestgroup.com